1楼：匿名用户
片选端（一般用oe表示，你这里用g）取反是因为它被设定为低电平有效；
dir是控制传输方向的管脚，当dir为高电平时，传输方向为a→b，当dir为低电平时，传输方向为b→a。片选端oe（19脚）为低电平时，74245才工作，oe为高电平时，74245都输出高阻状态，对任何输入信号都没有反应。
2楼：小溪
三态门电路除了一般门电路所具有的“1”输出状态和“0”输出转态以外，还有一个“高阻态”，在控制端口的控制下，输出为高阻态时相当于该门电路的输出没有接在输出线上，呈现为“绝缘”状态。
三态门电路广泛地运用于数据总线传输，所谓的数据总线传输就是一根数据线可以传输多个数据信号，这多个数据信号按指令规定“依次”传输，从而使数据线达到最大的时间利用率。由于多个三态门输出都接在数据总线上，所以当控制指令未到是，各三态门的输出和该线均为“绝缘状态”，只有指令到达的三态门才能传输数据，因此众多三态门中在某一时刻只能有一个门电路得以传输数据。
三态门电路除了一般门电路所具有的数据输入端、输出端外，还有一个控制“使能端”，只有控制“使能端”有效是才能输出信号。
请解释一下三态门 20
3楼：自由理想
数字电子技术要学的东西
三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路
高阻态相当于隔断状态。
三态门都有一个en控制使能端，来控制门电路的通断。
4楼：
三态逻辑输出门的第三态是高阻态，这时输出端相当于悬空。
三态门的工作原理
5楼：人生如夕阳
三态门（英语：three-state gate）是一种重要的总线接口电路
。三态门都有一个en控制使能端，来控制门电路的通断。
三态门的工作原理：
当控制端e=1时，输出=输入，此时总线由该器件驱动，总线上的数据由输入数据决定；
当控制端e=0时，输出端呈高阻抗状态，该器件对总线不起作用。当寄存器输出端接至三态门，再由三态门输出端与总线连接起来，就构成三态输出的级冲寄存器。如下图所示就是一个4位的三态输出缓冲寄存器。
由于这里采用的是单向三态门，所以数据只能从寄存器输出到数据总线。如果要实现双向传送，则要用双向三态门。
6楼：匿名用户
三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路
高阻态相当于隔断状态。
三态门都有一个en控制使能端，来控制门电路的通断。
http://sytvu.ln.**info.***/nyj/dl/nyj/4%c8%fd%cc%ac.htm
三态输出电路是什么意思 不理解
7楼：
三态门，三态电路是一种重要的总线接口电路。这里的三态，是指它的输出既可以是一般二值逻辑电路的正常的“0”状态和“1”状态，又可以保持特有的高阻抗状态，第三种状态——高阻状态的门电路 （高阻态相当于隔断状态）。 处于高阻抗状态时，其输出相当于断开状态，没有任何逻辑控制功能。
三态电路的输出逻辑状态的控制，是通过一个输入引脚 实现的。当g为低电平输入时，三态电路呈现正常的“0”或“1”的输出；当g为高电平输入时，三态电路给出高阻态输出。
8楼：匿名用户
就是具有高电平、低电平和高阻抗三种输出状态的门电路,又称三态门输出电路。在固态机互联板电路，“i／o”板电路中，除了以上几种组合门电路，三态门电路也是必不可少的。
9楼：匿名用户
高电平 低电平 悬空
悬空就是啥都不接
10楼：匿名用户
这里的三态，是指它的输出既可以是一般二值逻辑电路的正常的“0”状态和“1”状态，又可以保持特有的高阻抗状态，第三种状态——高阻状态的门电路 （高阻态相当于隔断状态）。 处于高阻抗状态时，其输出相当于断开状态，没有任何逻辑控制功能。三态电路的输出逻辑状态的控制，是通过一个输入引脚 实现的。
当g为低电平输入时，三态电路呈现正常的“0”或“1”的输出；当g为高电平输入时，三态电路给出高阻态输出。
数字电路逻辑门中的三态门
11楼：匿名用户
三态门，三态电路是一种重要的总线接口电路。这里的三态，是指它的输出既可以是一般二值逻辑电路的正常的“0”状态和“1”状态，又可以保持特有的高阻抗状态，第三种状态——高阻状态的门电路 （高阻态相当于隔断状态）。 处于高阻抗状态时，其输出相当于断开状态，没有任何逻辑控制功能。
三态电路的输出逻辑状态的控制，是通过一个输入引脚 实现的。当g为低电平输入时，三态电路呈现正常的“0”或“1”的输出；当g为高电平输入时，三态电路给出高阻态输出。
三态门是什么？有什么作用？
12楼：匿名用户
高电平,低电平,高阻态称为三态.可以具备这三种状态的器件就叫做三态(门,总线,......).
高电平,低电平可以由内部电路拉高和拉低.而高阻态时引脚对地电阻无穷,此时读引脚电平时可以读到真实的电平值.
当有多个输出连接在一起---常用在bus上-那么,在同一时候应当只能有一个输出有效,而其它的输出端不能影响它---它们不能为0,也不能为1--只能处于高阻态.
当有多个输出连接在一起---常用在bus上-那么,在同一时候应当只能有一个输出有效,而其它的输出端不能影响它---它们不能为0,也不能为1--只能处于高阻态.
高阻可以理解为线断开了。因为如果没有这种的话，那样，pin上的电平会影响外部线路的信号的。
pull－up是拉高电阻。如果在输入状态下，外部的pin没有接电路。那么当你去读这个端口时，相应的pin的数据将读到高电平(1),如果为pull－low,则为低电平（0)，另有一种为pure,这时的电平不能确定。
通常在数据总线上接有多个器件，每个器件通过oe/ce之类的信号选通。如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。
13楼：听说你就爱吃瓜
三态指其输出既可以是一般二值逻辑电路的正常的高电平（逻辑1）或低电平（逻辑0），又可以保持特有的高阻抗状态（hi-z）。处于高阻抗状态时，输出电阻很大，相当于开路，没有任何逻辑控制功能。高阻态的意义在于实际电路中不可能断开电路。
三态电路的输出逻辑状态的控制，是通过一个输入引脚实现的。
三态门都有一个eo控制使能端，来控制门电路的通断。可以具备这三种状态的器件就叫做三态器件。当eo有效时，三态电路呈现正常的“0”或“1”的输出；当eo无效时，三态电路给出高阻态输出。
三态门是一种扩展逻辑功能的输出级，也是一种控制开关。主要是用于总线的连接，因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件，每个器件通过oe/ce之类的信号选通。
如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。
“三态门”是什么？有什么作用？
14楼：听说你就爱吃瓜
三态指其输出既可以是一般二值逻辑电路的正常的高电平（逻辑1）或低电平（逻辑0），又可以保持特有的高阻抗状态（hi-z）。处于高阻抗状态时，输出电阻很大，相当于开路，没有任何逻辑控制功能。高阻态的意义在于实际电路中不可能断开电路。
三态电路的输出逻辑状态的控制，是通过一个输入引脚实现的。
三态门都有一个eo控制使能端，来控制门电路的通断。可以具备这三种状态的器件就叫做三态器件。当eo有效时，三态电路呈现正常的“0”或“1”的输出；当eo无效时，三态电路给出高阻态输出。
三态门是一种扩展逻辑功能的输出级，也是一种控制开关。主要是用于总线的连接，因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件，每个器件通过oe/ce之类的信号选通。
如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。
数字电路 三态门电路 是什么原理？什么真值表？？什么用？？一定采纳
15楼：匿名用户
：http://****elecfans.***/article/88/131/sz/2010/20100228173583.html
三态门的作用？
16楼：无忧草
三态门（three-state gate）是一种重要的总线接口电路。
原理：三态门都有一个eo控制使能端，来控制门电路的通断。 可以具备这三种状态的器件就叫做三态器件。
当eo有效时，三态电路呈现正常的“0”或“1”的输出；当eo无效时，三态电路给出高阻态输出。
三态门在双向端口中运用时，如图1所示，设置z为控制项，当z=1时，三态门呈高阻状态，上面的线路不通只能输入，当z=0时，三态门呈正常高低电平的输出状态，可输出，即o路通。三态门是一种扩展逻辑功能的输出级，也是一种控制开关。主要是用于总线的连接，因为总线只允许同时只有一个使用者。
通常在数据总线上接有多个器件，每个器件通过oe/ce之类的信号选通。如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。
作用：主要是用于总线的连接，因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件，每个器件通过oe/ce之类的信号选通。
如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。
设备端口要挂在一个总线上，必须通过三态缓冲器。因为在一个总线上同时只能有一个端口作输出，这时其他端口必须在高阻态，同时可以输入这个输出端口的数据。所以你还需要有总线控制管理，访问到哪个端口，那个端口的三态缓冲器才可以转入输出状态，这是典型的三态门应用。
17楼：秦玉明
用于设备的总线连接，可通过高阻状态断开连接。通过高、低电平状态向总线发送或接受数据。
18楼：匿名用户
之所以叫三态门,是因为有三种状态,即 通,断,高阻.
数字电路逻辑门中的三态门,数字电路 三态门电路 是什么原理？什么真值表？？什么用？？一定采纳
1楼 匿名用户 三态门，三态电路是一种重要的总线接口电路。这里的三态，是指它的输出既可以是一般二值逻辑电路的正常的 0 状态和 1 状态，又可以保持特有的高阻抗状态，第三种状态 高阻状态的门电路 高阻态相当于隔断状态 。 处于高阻抗状态时，其输出相当于断开状态，没有任何逻辑控制功能。 三态电路的输出...
xilinx中用verilog写的三态门问题
1楼 匿名用户 用的是xinlinx fpga的板子吧，绝大多数 xilinx的内部逻辑， 也就是不是真正i o端口的所有逻辑 都是不支持tristate的，你如果了解fpga单元的原理就知道为什么了，所以编译综合的程序没办法，只能把你的tristate 用逻辑1替换掉了。 你想实现tristate...
简单易懂地解释三极管结构工作原理
1楼 我的中国 为了解晶体三极管的放大原理和电流分配，我们用水模型来形象解释三极管的放大原理。将水模型的c端接入到有一定压力的水系统中，如果从b端输入一定压力和流量的水源，水流推动流量阀移动，流量阀推动摇臂而带动摇臂齿轮，大的摇臂齿轮再带动小的节流板齿轮，使节流板到达某一位置，而达到控制水量的目的。...