1楼：黑豹
同步 jk 触发器电路，时钟是负脉冲触发，已知电路功能表，直接画图：
波形图我用黑、红色区分时钟周期，输出只有 5 种状态。
时序逻辑电路时序图的画法
2楼：黑豹
首先要知道电路的逻辑关系、驱动方程、时钟的有效时刻，画出时钟波形，对应时钟有效时刻，依据驱动方程画出各个输出端波形。
你贴一个电路出来做例子。
数字逻辑中如何画电路的时序图，有什么规则吗？
3楼：黑豹
时序逻辑的输入信号较多，容易遗漏输入信号，画时序图的关键点是掌握时钟的触发方式（上沿、下沿、电平），在时钟的有效时刻，各个输入端的状态确定了输出状态，对照状态表就可以知道输出值。
如清零、置位、预置等信号，有同步的、有异步的，异步的是立即生效，同步的要在时钟有效瞬间生效。
有的输出通过逻辑门再反馈到输入，如果输入是同步方式，这个反馈信号就要等下一个时钟有效时刻才起作用，这个细节在设计 n 进制计数器时要特别注意。
4楼：匿名用户
呵呵 电路图的时序图 听上去很别扭啊 一般都是 电子器件有时序图主要是画引脚定义 然后是各个时间段 高地电平变化 各个引脚的变化 可以参考 时钟芯片 的时序画
试分析下图时序逻辑电路电路，并画出状态图和时序图
5楼：匿名用户
首先时序逻辑和组合逻辑不一样啊，时序逻辑里有无效循环，所以有些是不需要画的。因此时序逻辑是按状态图而不是状态转换表来画的，其次，这里的输出z2=q1的，z1=q0的，你画的时序图明显不对啊。。。。。。另外我最不明白的是q1为什么这么画
这时序逻辑电路的波形图困得我睡不着觉. 帮帮忙啊 谢谢了
6楼：太阳相随
有图就好办多了
这不就是五位的计数器嘛，000-001-010-011-100-000，第五个脉冲是100，不要把000忘记数了。
根据电路图还可以列进位位c的公式：c=q2，所以q2是1的时候c当然是1了。
书上是错误的，当q2q1q0=111时，co=1，而不是等一个cp脉冲再是1。co=q2q1q0，想不懂你那本书是怎么编的！！！
7楼：匿名用户
对不住了兄弟，昨天想当然了！没看状态方程和驱动方程！
第一个5进制图你理解的没有问题，输出等于c=q2.图也没有问题。
第二个图有问题，7个脉冲以前找你的理解没错，但是输出co=q0q1q2 ，当所有触发器都置1的时候，输出为1，也就是真值状态转换表并没有问题，但是图，我猜是印刷的时候，或者排版出错了。进位输出的那个脉冲应该在图上的cp=8出现的，也就是图错了！这种现象在数电的书里经常发生，因为排版的不懂，所以他们有的时候眼一花就错了。
8楼：唧歪通通
在第7个脉冲以后，触发器q0q1q2翻转成111，
那么下一个脉冲来了以后，也就是第8个脉冲以后，
相当于111加1阿，触发器q0q1q2翻转成000，因为加1以后这3位都要改变状态，然后整体进一阿
所以进位输出为1，其他3位翻成000
我明白你的疑问，你把次序想错了，你以为第9个cp脉冲来了，根000相加得到进位输出为1。
其实是第8个脉冲加完后，在第9个cp中显示，3个为000，进位为1
这不就是五位的计数器嘛，000-001-010-011-100-000，第五个脉冲是100，不要把000忘记数了。
根据电路图还可以列进位位c的公式：c=q2，所以q2是1的时候c当然是1了。
书上是错误的，当q2q1q0=111时，co=1，而不是等一个cp脉冲再是1。co=q2q1q0。
想死我了！！！！
9楼：匿名用户
要先画好时序图、功能表，那样就容易理解了。
数字逻辑电路中画电路的时序图怎么确定clk是0还是1阿？？
10楼：无畏无知者
作为一个逻辑模块的时钟信号，是明确的，周期固定，占空比固定；
画其波形时，习惯上是先从低电平起，至于要画几个周期，就看要画几个输出量，尽量看到这些输出量都至少有个状态的变化；
11楼：匿名用户
clk端子有小圆圈的是下降沿有效；没有小圆圈的是上升沿有效
12楼：张汉松
根据元器件的工作模式确定
13楼：
这个很好判别，clk波形高电平为1低电平为零。