1楼：小溪
你这些题目还真有问题。如果是ttl门电路，那好做，结果如后面描述。
但这些题目的输入端开路，据我所知cmos与门电路的输入端是不可开路的，否则输出高阻。除非教老师认可，悬空表示高电平输入？
如是如此的话，
a）y1=1（与非，输入为10）
b）y1=0（与非，输入为11）
c）y1=1（与，输入为11）
d）y1=1（与非，输入为10）
e）y1=0（或非，输入为10）
f）y1=0（或非，输入为11）
2楼：匿名用户
c)的输入是不是1 0？
【数字电子技术】说明这a-f题cmos门电路输出端的逻辑状态，写出相应输出信号的逻辑表达式。
3楼：无畏无知者
啊你的悬赏很高嘛，只是这些知识太基础了，不想多说，多点时间翻翻书吧；
我只说，一般的对于逻辑电路，输入电平高于电源电压的一半，就可算是输入高电平了，反之则是低电平；
4楼：步秀荣宾桥
你这些题目还真有问题。如果是ttl门电路，那好做，结果如后面描述。
但这些题目的输入端开路，据我所知cmos与门电路的输入端是不可开路的，否则输出高阻。除非教老师认可，悬空表示高电平输入？
如是如此的话，
a）y1=1（与非，输入为10）
b）y1=0（与非，输入为11）
c）y1=1（与，输入为11）
d）y1=1（与非，输入为10）
e）y1=0（或非，输入为10）
f）y1=0（或非，输入为11）
说明cmos门电路输出端的逻辑状态
5楼：匿名用户
学会使用芯片手册，也就是datesheet，这对一个电子专业的学生是最基础的，这方面的能力是需要培养的，对以后的工作学习都是很有帮助的！谢谢！
根据逻辑图和输入端信号,写出输出端f的值
6楼：匿名用户
a=0,b=0,c=0,d=0,f=0
a=0,b=0,c=1,d=1,f=1
a=0,b=1,c=0,d=1,f=1
7楼：量值溯源
a d是或门
b c是与非门
后一级是与门
8楼：匿名用户
要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1ma之内。 3）9，什么叫做图腾柱，它与开漏电路有什么区别？ ttl集成电路中，输出有接上
数字电路，写出图中各个门电路输出端的逻辑表达式
9楼：匿名用户
发布于2014-07-29 11:35 最佳答案
怎么通过cmos电路图写出逻辑表达式，求大神解答
10楼：匿名用户
教你一个诀窍，先把上拉pmos和下拉nmos分开看，可以单独看nmos怎么搭的，比如，两个管子串接，就代表这两个信号是逻辑关系是与，要是并联就是或的关系，最后整体再非一下，你试试看呢
11楼：匿名用户
想知道这是哪本书里的
12楼：匿名用户
你可以列出卡诺图，然后写出表达式
数字电子技术的题！求电路逻辑函数f表达式，请大神帮忙！
13楼：黑豹
如图红字所示，译码器支路的逻辑是：
y = ab
与选择器的状态无关。选择器只要写出 ab 为 00 、01 、10 的子项。
y = ab + 0 + a'bc' +ab'd'
= ab + bc' + ad'
数字电路判断ttl门电路和cmos门电路的输出逻辑状态
14楼：lao干妈
(一)ttl高电平
3.6~5v，低电平0v~2.4v
cmos电平vcc可达到12v
cmos电路输出高电平约为0.9vcc，而输出低电平约为
0.1vcc。
cmos电路不使用的输入端不能悬空，会造成逻辑混乱。
ttl电路不使用的输入端悬空为高电平
另外，cmos集成电路电源电压可以在较大范围内变化，因而对电源的要求不像ttl集成电路那样严格。
用ttl电平他们就可以兼容
(二)ttl电平是5v，cmos电平一般是12v。
因为ttl电路电源电压是5v，cmos电路电源电压一般是12v。
5v的电平不能触发cmos电路，12v的电平会损坏ttl电路，因此不能互相兼容匹配。
cmos是场效应管构成，ttl为双极晶体管构成
***s的逻辑电平范围比较大（5～15v），ttl只能在5v下工作
cmos的高低电平之间相差比较大、抗干扰性强，ttl则相差小，抗干扰能力差
cmos功耗很小，ttl功耗较大（1～5ma/门）
cmos的工作频率较ttl略低，但是高速cmos速度与ttl差不多相当。
功耗ttl门电路的空载功耗与cmos门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳(10-9)瓦；在输出电位发生跳变时（由低到高或由高到低）,ttl和cmos门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。
15楼：匿名用户
第一题 与非门，一个输入端恒等于0，所以y=1；
第二题，或非门，一个输入端恒等于0，因此，相当于非门，y=输入v的反；
第三题，异或门，一个输入端恒等与高电平，因此，v=1时，y=0;v=0时，y=1，类似一个非门y=/v；
第四题，左上门为与门，左下门为与门输入均为0低电平，故左下门恒输出0低电平，右侧门为或非门，因此，y=vcc*vil=vil的非，总的逻辑关系是一个非门，y=/vil。
第五题，左侧两个门均为与非门，vdd相当于1，因此，左侧上门输出恒等于0，低电平，所以，该电路总的逻辑关系不受左下门影响了，故，y=0低电平
16楼：匿名用户
ttl门电路的输入端悬空时相当于高电平输入输入端接有电阻时其电阻阻值大于1.4k时该端也相当于高电平电阻值小于0.8k时该端才是低电平。
而cmos逻辑门电路输入端不管是接大电阻还是接小电阻该端都相当于低电平即地电位。按照这个原则判断很清晰了